

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02100367 A

(43) Date of publication of application: 12.04.90

(51) Int. CI

(19)

H01L 29/784 H01L 29/68

(21) Application number: 63253196

(22) Date of filing: 07.10.88

(71) Applicant:

NISSAN MOTOR CO LTD

(72) Inventor:

MURAKAMI YOSHINORI

(54) VERTICAL CONDUCTIVITY MODULATION TYPE MOSFET


(57) Abstract:


PURPOSE: To prevent latch up from occurring and lower the ON-state resistance during operation by forming the junction faces of a source electrode and a drain area into the form of Schottky junctions passing minority carriers only in the direction of the source electrode from the drain area.

CONSTITUTION: A groove is made in a drain area close to a base area, a source electrode 17 electrically connected with the base area and a source area is formed in said groove, and the junction faces of the source electrode 17 and the base area are formed into the form of Schottky junctions 17s passing minority carriers only in the direction of the source electrode 17 from the base area. That is, the Schottky junctions 17s formed under the source electrode 17 do not obstruct the passage of holes, therefore, the attracted holes flow into the Schottky junctions 17s without obstruction to reduce the flow of the holes emitted from a p⁺ type anode area 11 to p type base areas 13 to an ignorable quantity, so that an npn transistor Tr2 does not operate

even if a hole current increases. Thereby latch up does not occur.

COPYRIGHT: (C)1990,JPO&Japio





⑲ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報(A)

平2-100367

Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)4月12日

H 01 L 29/784

8526-5 F 8422-5 F H 01 L 29/78 3 2 1

審査請求 未請求 請求項の数 2 (全9頁)

❷発明の名称

擬型伝導度変調型MOSFET

②特 顕 昭63-253196

20出 頭 昭63(1988)10月7日

@発明者 村上

善則

神奈川県横浜市神奈川区宝町2番地 日産自動車株式会社

内

⑦出 顯 人 日産自動車株式会社 ②代 理 人 弁理士 和田 成則 神奈川県横浜市神奈川区宝町2番地

相 擅

1.発明の名称

縦型伝導度変調型MOSFET

2. 特許請求の範囲

1.第1 事電性の半事体基体の一方の主面に形成された第2 事電性のドレイン領域と、このドレイン領域と、このドレイン領域と、このベース領域内であって東面に形成された第2 事電性のソース領域と、上記ベース領域の表面に絶縁脱を介しかつ上記ドレイン領域およびソース領域にまたがって形成されたゲート電極を有する縦型伝導度変類型MOSFBTにおいて、

上記ペース領域近傍の上記ドレイン領域に、上記ペース領域およびソース領域と電気的に接続されるソース電極を形成し、このソース電極とドレイン領域との複合面を、ドレイン領域からソース電極方向にのみ少数キャリアを通過させるショットキー接合に形成したことを特徴とする疑型伝導度変調型MOSFET。

2.第1部位性の半導体基体の一方の主面に形成さ

れた第2基電性のドレイン領域と、このドレイン 領域の表面に形成された第1基電性のベース領域 と、このベース領域内であって表面に形成された 第2基電性のソース領域と、上記ベース領域の表 面に絶縁膜を介しかつ上記ドレイン領域およびソ ース領域にまたがって形成されたゲート電極を有 する経型伝導度変換型MOSFETにおいて、

上記ベース領域近傍の上記ドレイン領域に海部を創設し、その海部の内面に、上記ベース領域およびソース領域と電気的に接続されるソース電極を形成し、このソース電極とベース領域との接合面を、ベース領域からソース電極方向にのみ少数キャリヤを通過させるショットキー接合に形成したことを特徴とする経型伝導度変換型MOSFE

特開平2-100367(2)

3.発明の詳細な説明

(産業上の利用分野)

この発明は、観型伝導度変調型MOSFBTの 改造に関する。

(従来の技術)

この縦型伝導度変調型MOSFBTは、通常の 縦型nチ+ネルMOSFBTのn・型パッファ領 は1laに、p・型アノード領域11を付加した 構造とみなせるものであり、動作時にはこの p・型アノード領域 l l から n・型バッファ領域 l ! a、n・型ドレイン領域 l 2 へ正孔が註人されて 電気伝導度が変換し、オン抵抗が大幅に低下する。

適常の疑疑MOSFBTでは、高射圧にする役、n・型ドレイン領域の抵抗を高くし、またその係みも増さねばならないためオン抵抗が増大してしまうが、図示した疑型伝導度変調型MOSFBTであれれば、オン抵抗を増大させずに耐圧を大きくすることが実現可能であるとして注目されている。

また他の従来例として、第9回に示されるものがある。これはp・型アノード領域21、n型ベース領域23の変質部分に拡散等により形成されたp型ベース領域24、このベース領域23の中央に深い拡散によるp・領域24a、およびベース領域の表面に違く後いp・・領域24の上面に形成されたn・ソース領域25、および変面のn型ベース領域23とp型ベース領

娘24とn・ソース領域24をまたぐようにゲート酸化膜26を介して形成されたゲート電極27等により構成されている。

この縦型伝導度変調型MOSFETも、前述の 従来例と同様な機能・作用を備えている。

(発明が解決しようとする問題点)

しかしながらこのような縦型伝導皮変調型MOSFBTにあっては、pnpnサイリスタの寄生業子を有することにより、ラッチアップ現象が発生する可能性がある。

第8回は、第7回における疑型伝導度変調型MOSPBTの等価回路を示す。

図中のTrlは、第7図における(p・型アノード領域11) - (n・型バッファ領域11aと n・型ドレイン領域12) - (p 型ベース領域13)により形成される p n p トランジスタを示している。同じくTr2は、(n・型ドレイン領域12) - (p 型ベース領域13) - (n・ソース領域14)により形成される n p n トランジスタを示している。

p・型アノード領域11は下「1のエミッタに相当し、ここから住入された正孔の一部は再結合によって消滅しないままコレクタに相当するp型ベース領域13に到達し、既抗r。を経てソース電極17に流れ込む。この電波を1。とすると、p型ベース領域13に電圧降下1。「を生じる。この値がTr2におけるベースとエミックに相当するp型ベース領域13とn、ソース領域14のビルトイン電圧 V。(約0.6ボルト)を越えると、正孔電波はn、ソース領域14に近れ込む。その結果Tr2が作動し、Tr1、Tr2に正確違がかかりラッチアップ現なが発生して、以後の疑型伝源度変調型MOSFETの電波制御ができなく

そのため第7図における観型伝導収変調型MO SPBTについては、寄生サイリスタを効作させ ないようにするため、低値・。または電流を1。を 小さくしなければならない。

電流1.を小さくする方法として、第7回では、 n・型パッファ領域11.aを設けてn⁻型ドレイン

. 特開平2-100367(3)

領域12への正孔注人効率を低くしているが、同時に伝祁度変異効果も低下してしまい、ラッチアップの防止はできるものの、オン低抗が増大してしまう欠点がある。

また他の対策として、正孔電波の多くが電子電流に引きずられてチャネル直下のp型ペース領域を通ることに着目して、第9図に示されるように、p型ペース領域24の下部を突出させて不純物の環度の高い領域24aを形成すると、チャネル低下のp型ペース領域を流れる電流1。がバイバスされる。またp型ペース領域24中のn・ソース領域25下部のチャネル間際までp・型領域13bを形成する低抗r。を供下できる。

いずれにしろこれらの方法では、正孔電波がチャネル近下を流れることに変わりなく、 有効な解 決策にならない。

(発明の目的)

この発明はこのような従来の問題点を解消する ためになされたもので、その目的とするところは ラッチアップの発生が防止できてしかも動作時の

と、このドレイン領域の姿面に形成された第1 事 世性のベース領域と、このベース領域内であって 要面に形成された第2 専電性のソース領域と、上 記ベース領域の変面に地域膜を介しかつ上記ドレ イン領域およびソース領域にまたがって形成され たゲート単極を有する報題伝導度変調型MOSF ETにおいて、

上配ベース領域近傍の上記ドレイン領域に沸部を創設し、その沸部の内面に、上記ベース領域およびソース領域と電気的に接続されるソース電板を形成し、このソース電極とベース領域との接合面を、ベース領域からソース電極方向にのみ少数キャリヤを通過させるショットキー接合に形成したことを特徴とする。

(作 用)

この発明の減型伝導度変調型MOSFBTにおいては、動作時に、ショットキー接合されたソース電極が逆パイアス状態になり、第1 講賞性の半 専体基体からドレイン制度に注入される少数キャ リアの大部分が、ペース領域を通過することなく、 オン抵抗を低くした疑型伝導度変調型MOSFB Tを提供することにある。

(問題点を解決するための手段)

上記目的を建成するために、この発明は、第1 認定性の半導体と体の一方の主面に形成された第 2 導度性のドレイン領域と、このドレイン領域の 表面に形成された第1 減症性のベース領域と、こ のベース領域内であって表面に形成された第2 導 定性のソース領域と、上記ベース領域の表面に接 疑問を介しかつ上記ドレイン領域およびソース領 域にまたがって形成されたゲート電極を有する様 型伝導度要調型MOSFBTにおいて、

上記ペース領域近傍の上記ドレイン領域に、上記ペース領域およびソース領域と電気的に接続されるソース電極を形成し、このソース電極とドレイン領域との接合調を、ドレイン領域からソース電板方向にのみ少数キャリアを通過させるショットキー接合に形成したことを特徴とする。

またこの発明は、第1項電性の半導体基体の一方の主面に形成された422線電性のドレイン領域

ドレイン領域要面のソース電視に吸収されソース 電価に流れる。そのため、ベース領域での電圧降 下がなくなり、寄生サイリスタの作動が抑止され てラッチアップが発生しなくなる。

(実施例)

37.1 図はこの発明にかかる経型伝導度変調型MOSFBTの第1実施例を概念的に示した部分断面図である。

図において、p・型アノード領域11の上面に
n・型ドレイン領域12が形成されている。この
n・型ドレイン領域12の表面部分に拡散等によ
り p型ペース領域13が形成され、さらにこの p
型ペース領域13の上面に対をなして n・ソース
領域14、14が形成されている。これら n・型
ドレイン領域12と p 型ペース領域13と n・ソース
領域14の表面をまたぐようにゲート 飲化
15を介してゲート 確補16が形成されている。
このゲート酸化酸15部を除いた p 型ペース領域
13と n・ソース領域14の表面に金属電極のソース電極17が形成され、このソース電極17と

n・型ドレイン領域12間でショットキー接合! 7。されている。ゲート酸化酸15およびゲート 電価16と、ソース電価17との間酸には逸縁体 19が充壌されている。ドレイン電価18はp・ 型アノード領域の下面に形成されている。

動作に限しては、ソース電極17が接地され、ドレイン電極18に正の電位が印加される。さらにゲート電極16に制御電圧が印加されが一トがオン状態になる。この状態では、ショットキー技会17sは近イアスされては子が通過では、ジョットをはいるでは子はな子でなが通過では、アスされるチャネルを通ってのみ、ローンので生成されるチャネルを通ってのみ、ローンのはは14からロー型ドレイインはは12にはれれた電子は、互いにとなり合うと関ゼベース領域13、13の間ががよってとまり型ペース領域13、13の間がかるので、最適な間隔を確保してp型ペース領域13、

13が配置されている。

第2回は、第1回における経型伝導変異型M OSPBTの等価回路を示す。

図において、Trlは第1図における(p・型 アノード領域11) - (n・型ドレイン領域12) - (p 型ベース領域13)により形成されるp n p トランジスタを示している。同じくTr2は、 (n・型ドレイン領域12) - (p 型ベース領域 13) - (n・ソース領域14)により形成され るnpnトランジスタを示している。トランジス タTrlとトランジスタTr2とによりpnpn の寄生サイリスタが形成される。

抵抗 r。は p型ベース領域 13内を正孔電波が 通過する際に生じる抵抗である。

トランジスタTr1のペースから、トランジスタTr2および抵抗r。を迂回してソース協係! 7に接続された線路 L は、第1図におけるn 型ドレイン領域12からショットキー接合! 7 = を経てソース電価! 7に流れる正孔電流の経路に相当する。

このように構成されたことにより、チャネルの 出口付近、およびショットキー接合17g同頃の p型ペース領域13は、電子電流密度が非常に高 くなり、n-型ドレイン領域12に注入された正 孔電波が引き付けられる。その結果この付近にお ける伝導度変偶効果が最も高くなる。

ソース電優17に形成されているショットキー接合17mは、正孔が通過する際の段壁にならないため、引き付けられた正孔はショットキー接合17mにそのまま波れ込む。それによりり型アノード領域11から放出された正孔がり型ペース領域13に流れ込む量は、無視できる程度に減少し、npnトランジスタTr2は正孔電波が増えても作動することがない。トランジスタTr2が作動しなければ、寄生サイリスタも作動することがなくなり、ラッチアップ現象も発生することが

また誘導負荷を駆動する場合のスイッチオフ時 に発生する高電圧高電流モードについても、電流 の大半を占める正孔電流はショットキー接合17 sに抜れ込むのでラッチアップ発生を防止できる。 第3図は第2実施例を概念的に示した部分斯面 図である。

この実施例では、ソースで極17とn型ドレイン領域12の接合体に、ショットキー接続の代わりに長い拡散できを有するp型コンタクト領域12cにより、ソースで極17とn型ドレイン領域12cにより、ソースで極17とn型ドレイン領域12cにより、第1次施例と同様な作用が得られる。なおp型コンタクト領域12cは、n・ソース領域14からp型ベース領域13の表面に生成されるチャネルを適当してn型ドレイン領域12に波出する電子波を妨げることのない循環に形成されている。他の各部については第1次維例と共通であるので同一の番号を付して詳細な規例を告略する。

以上の第1、第2の実施例によれば、従来例のようなn・ソース領域14直下の抵抗を下げる必受がなくなったため、p型ペース領域13を深い 、放散によって形成する必要がなくなり、その結果

特開平2-100367(5)

チャネル長も短線でき、通常のMOSPBTと同様に微細なセル構造に設計可能となり、単位面積当たりの相互コンダクタンスが向上する。

次に第3実施例について説明する。

第4図はこの発明にかかる第3実施例を概念的 に示した部分斯両図である。

ス 電 横 2 8 の n 型ドレイン領域 2 3 との接合面は ショットキー接合されている。ゲート酸化膜 2 6 およびゲート電板 2 7 と、ソース電板 2 8 との間 陸には絶縁体 2 0 が充壌されている。ドレイン電 板 2 9 は p・アノード領域の下に形成さている。

動作に際しては、ソース電極28が後地され、ドレイン電極29に正の電位が印加されが一トがたゲート電極27に制御電圧が印加されが一トがオン状態になる。この状態ではショットキー接合28sが逆パイアスされて電子が通過できない。そのため電子はゲート電極27の下面のP型ドレイン領域24の表面のに生成される。チャネル24cから「型ドレイン領域23へと流れる。チャネル24cから「型ドレイン領域23へと流れる。チャネル24cから「型ドレイン領域23へと流れる。チャネル24cから「型ドレイン領域24と、海内に形成されたショットキー接合28sの作用によって生成される。空乏形のほでソース電極28の海の壁に沿うようにして下方のp・型アノード領域21へと波れる。このときチャネル24cとソース電極28の海部との

間隔が狭すぎると、JFRT効果により電流制限 がかかるので、最適の間隔を確保して p 型ベース 領域24とソース電極28が配置されている。

第4図に示した第3実施例の等価回路も、第2 例と同じようになる。

このように構成されたことにより、チャネル24 cの出口付近、および電極28周囲のp型ベース領域24は、電子電波密度が非常に高くなり、 n型ドレイン領域23に注入された近孔電流が引き付けられる。その特果この付近における伝導度を調効果が最も高くなる。

電極28の内n・ドレイン領域とショットキー 接合された部分は、正孔が通過する際の障壁にな らないため、引き付けられた正孔は電極28にそ のまま彼れ込む。それによりp・型アノード領域 21から放出された正孔がp型ベース領域24に 彼れ込む量は、無視できる程度に減少し、npn トランジスタTr2は正孔電波が増えても作動す ることがない。トランジスタTr2が作動しなけ れば、寄生サイリスタも作効することがなくなり、 ラッチアップ現象も発生することがなくなる。

また誘導負荷を駆動する場合のスイッチオフ時 に発生する高電圧高電視モードについても、電波 の大半を占める正礼電波は電信28のショットキー接合した部分へ流れ込むのでラッチアップ発生 を防止できる。

第5図は第4実施例を概念的に示した部分断面 図である。

この実施例は、第3実施例におけるセルの配置 を交互にしたものであり、第3実施例と同様に有 効な構造である。

第6図は第5実施例を概念的に示した部分所順 図である。

この実施例は、第4実施例における海内に形成されたソース電板28を短くしたものであり、ソース電板28はp型ペース領域24を貸過せずに
n型ドレイン領域23と接続されないように構成されている。この実施例も海の底部のP領域がすぐにパンチスルーするので、第4実施例と同様な性能が得られる。

特開平2-100367(6)

第5図、第6図に示される第4、5実施例は、 第4図に示される第3実施例と共通な部分につい て同じ番号を付して詳細な説明を省略した。

以上第 l ~第 5 実施例では、セルの平面構造は ストライプ状でも島状でも可能である。

以上の第1~第5 実施例によれば、p・型アノード領域21とn・ドレイン領域との間のpn接合に起因する小電圧モードにおける電流の立ち上がりに必要な電圧も最小の値にすることができる。

また従来例のような n・ソース領域 2 5 直下の 抵抗を下げる必要がなくなったため、 p 型ベース 領域 2 4 を深い拡散によって形成する必要がなく なり、その結果チャネル長も短縮でき、経済を形 成する面積を考慮してもさらにセル間隔を狭められ、単位面積当たりの相互コンダクタンスが向上 する。

以上の説明は第1週電性半導体をP型として説明したがn型でも良いこと言うまでもない。

(発明の効果)

この発明は、上記のように経型伝導度変調型M

OSPETのドレイン領域において、電子電波密度の高いチャネル出口付近にショットキー接合を介して、ソース電極に正孔をパイパスする構造を付加したことによって、電子電流の電気引力により引きつけられた正孔を効率よくソース電極へパイパスし、ベース領域へ正孔を流さないことで、寄生サイリスタの作動が防止されラッチアップ現象の発生が解消される。

また、従来必要であった正孔の注人制限が不要 となることにより、伝導変調効果を充分に発揮す ることができる。

4.図面の簡単な説明

第1図はこの免別にかかる経型伝導度変調型MOSPBTの第1実施例を概念的に示した部分斯面図、第2図は第1実施例を概念的に示した部分斯面図、第3図は同じく第2実施例を概念的に示した部分斯面図、第4図は同じく第3実施例を概念的に示した部分断面図、第5図は同じく第4実施例を概念的に示した部分断面図、第6図は同じく第5実施例を概念的に示した部分断面図、第7図はは来例を示す

部分断而図、第8図は従来例における等価回路図、 第9回は従来例を示す部分断面図である。

- 11・・・ р・型アノード領域
- 【2···n⁻型ドレイン領域
- 12c・・・・・ 型コンタクト領域
- 1 3 ···· p 型ベース領域
- 14・・・n・ソース領域
- 15・・・ゲート酸化酸
- 1 6 … ・ゲート 電極
- 17・・・ソース電極
- 18・・・・ドレイン電極

178・・・ショットキー接合

- 19…… 地緣体
- 20…… 选择体
- 21・・・ p・型アノード領域
- 2 3 … n 型ドレイン領域
- 2 4 ···· p 型ベース領域
- 24 : …・チャネル
- 2 5 ···· n 'ソース領域
- 2 6 ……ゲート酸化酸


2 7 ···ゲート 建模 2 8 ···ソース 建極

28まいいショットキー接合

29・・・・ドレインは伝


特開平2-100367(7)


第 / 図



特開平2-100367(8)

第3 図





特開半2-100367(9)

第8 図

